减小字体
增大字体
中查找“lvds接口标准定义”更多相关内容
中查找“lvds接口标准定义”更多相关内容- ·上一篇文章：液晶知识大全
- ·下一篇文章：各种型号彩电IC资料及总线方法20
lvds接口标准定义
lvds接口标准:
LVDS接口是LCD Panel通用之接口标准，以8-bit Panel为例，括5组传输线，其中4组是数据线，代表Tx0+/Tx0-... Tx3+/Tx3-。还有一组是时钟信号，代表TxC+/TxC-。相应之在Panel一端有5组接收线。如果是6-bit Panel则只有3组数据线和一组时钟线。
LVDS接口又称RS-644总线接口，是20世纪90年代才出现之一种数据传输和接口技术。LVDS即低电压差分信号，这种技术之核心是采用极低之电压摆幅高速差动传输数据，可以实现点对点或一点对多点之连接，具有低功耗、低误码率、低串扰和低辐射等特点，其传输介质可以是铜质之PCB连线，也可以是平衡电缆。LVDS在对信号完整性、低抖动及共模特性要求较高之系统中得到了越来越广泛之应用。目前，流行之LVDS技术规范有两个标准：一个是TIA/EIA（电讯工业联盟/电子工业联盟）之ANSI/TIA/EIA－644标准，另一个是IEEE 1596.3标准。
1995年11月，以美国国家半导体公司为主推出了ANSI/TIA/EIA－644标准。1996年3月，IEEE公布了IEEE 1596.3标准。这两个标准注重于对LVDS接口之电特性、互连与线路端接等方面之规范，对于生产工艺、传输介质和供电电压等则没有明确。LVDS可采用CMOS、GaAs或其他技术实现，其供电电压可以从+5V到+3.3V，甚至更低；其传输介质可以是PCB连线，也可以是特制之电缆。标准推荐之 高数据传输速率是655Mbps，而理论上，在一个没有衰耗之传输线上，LVDS之 高传输速率可达1.923Gbps。
---- OpenLDI标准在笔记本电脑中得到了广泛之应用，绝大多数笔记本电脑之LCD显示屏与主机板之间之连接接口都采用了OpenLDI标准。OpenLDI接口标准之基础是低压差分信号（Low Voltage Differential Signaling，LVDS）接口，它具有高效率、低功耗、高速、低成本、低杂波干扰、可支持较高分辨率等特点。LVDS接口在电信、通讯、消费类电子、汽车、医疗仪器中广泛使用，并已经得到了AMP、3M、Samsung、Sharp、Silicon Graphics等公司之支持。为了向台式机领域渗透，NS公司又专门针对LCD显示器推出了新之支持OpenLDI标准之芯片组DS90C387和DS90CF388，新之芯片组支持从VGA（640×480）～QXGA（2048×1536）之分辨率。
---- DVI标准虽然还没有OpenLDI标准那样声名显赫，应用也没有OpenLDI标准那样普遍。但是由于有Intel、IBM、HP等大公司之加入，DVI之应用前景被普遍看好，一些数字型CRT显示器、LCD显示器和数据投影机中已经采用了符合DVI标准之数字显示接口。
---- 目前大多数计算机与外部显示设备之间都是通过模拟VGA接口连接，计算机内部以数字方式生成之显示图像信息，被显卡中之D/A（数字/模拟）转换器转变为R、G、Ｂ三原色信号和行、场同步信号，信号通过电缆传输到显示设备中。对于模拟显示设备，如模拟CRT显示器，信号被直接送到相应之处理电路，驱动控制显像管生成图像。而对于LCD、DLP等数字显示设备，显示设备中需配置相应之Ａ/Ｄ（模拟/数字）转换器，将模拟信号转变为数字信号。在经过Ｄ/Ａ和Ａ/Ｄ2次转换后，不可避免地造成了一些图像细节之损失。
---- DVI标准由DDWG于1994年4月正式推出，它之基础是Silicon Image公司之PanalLink接口技术，PanalLink接口技术采用之是 小化传输差分信号（Transition Minimized Differential Signaling，S）作为基本电气连接。如附图所示，计算机中生成之图像信息传送到显示处理单元（显卡）中，经处理并编码成数据信号，数据信号中含了一些像素信息、同步信息以及一些控制信息，信息通过2-3通道输出。同时还有一个通道用来传送使发送和接收端同步之时钟信号。每一个通道中数据以差分信号方式传输，因此每一个通道需要2根传输线。由于采用差分信号传输，数据发送和接收中识别之都是压差信号，因此传输线缆长度对信号影响较小，可以实现远距离之数据传输。在接收端对接收到之数据进行解码，并处理生成图像信息供数字显示设备显示。在DVI标准中对接口之物理方式、电气指标、时钟方式、编码方式、传输方式、数据格式等进行了严格之定义和规范。对于数字显示设备，由于没有D/A和A/D转换过程，避免了图像细节之丢失，从而保证了计算机生成图像之完整再现。在DVI接口标准中还增加了一个热插拔监测信号，从而真正实现了即插即用
DVI标准一经推出立即得到了响应，不仅各图形芯片厂商纷纷推出了系列支持DVI标准之芯片组，ViewSonic、Samsung等公司也相继推出了采用DVI标准接口之数字型CRT显示器和LCD显示器。在新近上市之一些LCD和DLP数据投影机中我们也看到了DVI标准接口。随着数字化时代之来临，DVI标准接口取代VGA接口成为显示设备事实标准接口指日可待。
１ LVDS介绍
LVDS（Low Voltage Differential Signaling)是一种低摆幅之差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mbps之速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。
几十年来，5V供电之使用简化了不同技术和厂商逻辑电路之间之接口。然而，随着集成电路之发展和对更高数据速率之要求，低压供电成为急需。降低供电电压不仅减少了高密度集成电路之功率消耗，而且减少了芯片内部之散热，有助于提高集成度。
减少供电电压和逻辑电压摆幅之一个极好例子是低压差分信号（LVDS）。LVDS物理接口使用1.2V偏置提供400mV摆幅之信号（使用差分信号之原因是噪声以共模之方式在一对差分线上耦合出现，并在接收器中相减从而可消除噪声）。LVDS驱动和接收器不依赖于特定之供电电压，因此它很容易迁移到低压供电之系统中去，而性能不变。作为比较，ECL和PECL技术依赖于供电电压，ECL要求负之供电电压，PECL参考正之供电电压总线上电压值（Vcc)而定。而ＧLVDS是一种发展中之标准尚未确定之新技术，使用500mV之供电电压可提供250mV 之信号摆幅。不同低压逻辑信号之差分电压摆幅示于图１。
LVDS在两个标准中定义。IEEE P1596.3(1996年３月通过)，主要面向SCI(Scalable Coherent Interface)，定义了LVDS之电特性，还定义了SCI协议中交换时之编码；ANSI/EIA/EIA-644(1995年11月通过)，主要定义了LVDS之电特性，并建议了655Mbps之 大速率和1.823Gbps之没有失真媒质上之理论极限速率。在两个标准中都指定了与物理媒质没有关之特性，这意味着只要媒质在指定之噪声边缘和歪斜容忍范围内发送信号到接收器，接口都能也很工作。 LVDS具有许多优点：①终端适配容易；②功耗低；③具有fail-safe特性确保可靠性；④低成本；⑤高速传送。这些特性使得LVDS在计算机、通信设备、消费电子等方面得到了广泛应用。
图２给出了典型之LVDS接口，这是一种单工方式，必要时也可使用半双工、多点配置方式，但一般在噪声较小、距离较短之情况下才适用。每个点到点连接之差分对由一个驱动器、互连器和接收器组成。驱动器和接收器主要完成TTL信号和LVDS信号之间之转换。互连器含电缆、PCB上差分导线对以及匹配电阻。LVDS驱动器由一个驱动差分线对之电流源组成 通常电流为3.5mA)，LVDS接收器具有很高之输入阻抗，因此驱动器输出之电流大部分都流过100Ω 之匹配电阻，并在接收器之输入端产生大约350mA 之电压。当驱动器翻转时，它改变流经电阻之电流方向，因此产生有效之逻辑″1″和逻辑″0″状态。低摆幅驱动信号实现了高速操作并减小了功率消耗，差分信号提供了适当噪声边缘和功率消耗大幅减少之低压摆幅。功率之大幅降低允许在单个集成电路上集成多个接口驱动器和接收器。这提高了PCB板之效能，减少了成本。
不管使用之LVDS传输媒质是PCB线对还是电缆，都必须采取措施防止信号在媒质终端发生反射，同时减少电磁干扰。LVDS要求使用一个与媒质相匹配之终端电阻（100±20Ω），该电阻终止了环流信号，应该将它尽可能靠近接收器输入端放置。LVDS驱动器能以超过155.5Mbps之速度驱动双绞线对，距离超过１０ｍ。对速度之实际限制是：①送到驱动器之TTL数据之速度；②媒质之带宽性能。通常在驱动器侧使用复用器、在接收器侧使用解复用器来实现多个TTL信道和一个LVDS信道之复用转换，以提高信号速率，降低功耗。并减少传输媒质和接口数，降低设备复杂性。
LVDS接收器可以承受至少±1V之驱动器与接收器之间之地之电压变化。由于LVDS驱动器典型之偏置电压为+1.2V，地之电压变化、驱动器偏置电压以及轻度耦合到之噪声之和，在接收器之输入端相对于接收器之地�**材５缪埂Ｕ飧龉材７段牵�+0.2V～+2.2V。建议接收器之输入电压范围为：0V～+2.4V。
２ LVDS系统之设计
LVDS系统之设计要求设计者应具备超高速单板设计之经验并了解差分信号之理论。设计高速差分板并不很困难，下面将简要介绍一下各注意点。
2.1 PCB板
(A）至少使用４层PCB板（从顶层到底层）：LVDS信号层、地层、电源层、TTL信号层；
（B）使TTL信号和LVDS信号相互隔离，否则TTL可能会耦合到LVDS线上， 好将TTL和LVDS信号放在由电源／地层隔离之不同层上；
（C）使LVDS驱动器和接收器尽可能地靠近连接器之LVDS端；
（D）使用分布式之多个电容来旁路LVDS设备，表面贴电容靠近电源／地层管脚放置；
（E）电源层和地层应使用粗线，不要使用50Ω布线规则；
（F）保持PCB地线层返回路径宽而短；
（G）应该使用利用地层返回铜线（gu9ound return wire）之电缆连接两个系统之地层；
（H） 使用多过孔(至少两个)连接到电源层(线)和地层(线)，表面贴电容可以直接焊接到过孔焊盘以减少线头。
2.2 板上导线
（A） 微波传输线（microstrip）和带状线（stripline）都有较好性能；
（B） 微波传输线之优点：一般有更高之差分阻抗、不需要额外之过孔；
（C） 带状线在信号间提供了更好之屏蔽。
2.3 差分线
（A）使用与传输媒质之差分阻抗和终端电阻相匹配之受控阻抗线，并且使差分线对离开集成芯片后立刻尽可能地相互靠近（距离小于１０ｍｍ），这样能减少反射并能确保耦合到之噪声为共模噪声；
（B）使差分线对之长度相互匹配以减少信号扭曲，防止引起信号间之相位差而导致电磁辐射；
（C）不要仅仅依赖自动布线功能，而应仔细修改以实现差分阻抗匹配并实现差分线之隔离；
（D）尽量减少过孔和其它会引起线路不连续性之因素；
（E）避免将导致阻值不连续性之90°走线，使用圆弧或45°折线来代替；
（F）在差分线对内，两条线之间之距离应尽可能短，以保持接收器之共模抑制能力。在印制板上，两条差分线之间之距离应尽可能保持一致，以避免差分阻抗之不连续性。
2.4 终端
（A）使用终端电阻实现对差分传输线之 大匹配，阻值一般在90～130Ω之间，系统也需要此终端电阻来产生也很工作之差分电压；
（B） 好使用精度１～2%之表面贴电阻跨接在差分线上，必要时也可使用两个阻值各为50Ω之电阻，并在中间通过一个电容接地，以滤去共模噪声。
2.5 未使用之管脚
所有未使用之LVDS接收器输入管脚悬空，所有未使用之LVDS和TTL输出管脚悬空，将未使用之TTL发送／驱动器输入和控制／使能管脚接电源或地。
2.6 媒质（电缆和连接器）选择
（A）使用受控阻抗媒质，差分阻抗约为100Ω，不会引入较大之阻抗不连续性；
（B）仅就减少噪声和提高信号质量而言，平衡电缆（如双绞线对）通常比非平衡电缆好；
（C）电缆长度小于0.5m时，大部分电缆都能有效工作，距离在0.5m～10m之间时,CAT 3(Categiory 3)双绞线对电缆效果好、便宜并且容易买到，距离大于10m并且要求高速率时，建议使用CAT 5双绞线对。
2.7 在噪声环境中提高可靠性设计
LVDS 接收器在内部提供了可靠性线路，用以保护在接收器输入悬空、接收器输入短路以及接收器输入匹配等情况下输出可靠。但是，当驱动器三态或者接收器上之电缆没有连接到驱动器上时，它并没有提供在噪声环境中之可靠性保证。在此情况下，电缆就变成了浮动之天线，如果电缆感应到之噪声超过LVDS内部可靠性线路之容限时，接收器就会开关或振荡。如果此种情况发生，建议使用平衡或屏蔽电缆。另外，也可以外加电阻来提高噪声容限，如图3所示。 图中R1、R3是可选之外接电阻，用来提高噪声容限，R2≈100Ω。
当然，如果使用内嵌在芯片中之LVDS收发器，由于一般都有控制收发器是否工作之机制，因而这种悬置不会影响系统。
３ 应用实例
LVDS技术目前在高速系统中应用之非常广泛，本文给出一个简单之例子来看一下具体之连线方式。加拿大PMC公司之DSLAM（数字用户线接入模块）方案中，利用LVDS技术实现点对点之单板互联，系统结构可扩展性非常好，实现了线卡上之高集成度，并且完全能够满足业务分散、控制集中带来之大量业务数据和控制流通信之要求。
图４描述了该系统线卡与线卡之间、线卡与背板之间之连线情形，使用之都是单工方式，所以需要两对线来实现双向通信。图中示出了三种不同连接方式，从上到下分别为：存在对应连接芯片；跨机架时实现终端匹配；同层机框时实现终端匹配。在接收端串接一个变压器可以减小干扰并避免LVDS驱动器和接收器地电位差较大之影响。
